หลังจากที่เมื่อเดือนพฤษภาคมที่ผ่านมาทีมนักวิจัยจาก MIT, มหาวิทยาลัยแห่งชาติของไต้หวันและ TSMC ผู้ผลิตชิปรายใหญ่จากไต้หวันได้ประกาศความสำเร็จในการพัฒนาวิธีการผลิตชิปที่จะทำให้สามารถทลายกำแพงการผลิตชิปให้มีขนาดเล็กลงกว่า 1 นาโนเมตรได้โดยการใช้ semi-metal bismuth ในการผลิตชิป (ปัจจุบันเทคโนโลยีการผลิตชิปประมวลผลได้เล็กลงมาถึงระดับ 3 นาโนเมตรแต่ก็ยังคงติดกำแพงใหญ่ที่ทำให้สามารถผลิตชิปที่มีขนาดเล็กลงไปได้อีก) มาวันนี้ซัมซุงก็ได้จับมือ IBM ในการร่วมพัฒนาอีกไอเดียในการเพิ่มประสิทธิภาพให้กับชิปประมวลผลโดยไม่ต้องลดขนาดเทคโนโลยีในการผลิต แต่อาศัยการซ้อนชั้นของตัวนำที่ใช้ทำแผงวงจรเพื่อเพิ่มประสิทธิภาพของชิป เทคนิคนี้เรียกว่า Vertical Transport Field Effect Transistors...